




Projeto Processador 16-bits

SISTEMAS DIGITAIS


INTEGRANTES DO GRUPO:

BENTO DE NEGREIROS BARJUD
JORGE LUCAS LOPES DE CARVALHO
MURILO KONZEN
ÉLISSON RIAN FÉLIX SIMAS


OBJETIVO

O QUE O PROCESSADOR DEVE FAZER?

- EXECUTAR INSTRUÇÕES BÁSICAS DE PROCESSAMENTO E ACESSO À MEMÓRIA.
- EXECUTAR OPERAÇÕES ARITMÉTICAS E LÓGICAS.
- MANIPULAR PALAVRAS DE 16 BITS.




ARQUITETURA - HLSM




Estado	rf_wr	pc_inc	ir_ld	mem_rd	mem_wr
Busca	0	1	1	0	0
Interpretação	0	0	0	0	0
Execução	0	0	0	0	0
Memória	0	0	0	Load	Store
Gravação	1	0	0	0	0


ARQUITETURA - DATAPATH



ARQUITETURA - RTL




ARQUITETURA – COMPONENTES



FORMATO DAS INSTRUÇÕES

Operação	Equação	Instrução			
		OPCODE	RD	RA	RB
ADD	RD = RA + RB	0	D	A	B
SUB	RD = RA - RB	1	D	A	B
AND	RD = RA && RB	2	D	A	B
OR	RD = RA RB	3	D	A	B
SHL	RD = RA <<	4	D	A	DON'T CARE
SHR	RB = RA >>	5	D	A	DON'T CARE
CMP	RD = RA >=< RB	6	D	A	B
CLR	RD = 0	7	D	DON'T CARE	DON'T CARE
LOAD	RD = RAM	8	D	*RAM	DON'T CARE
STORE	RAM = RB	9	DON'T CARE	*RAM	B
ADDI	RD = RA + IMM4	A	D	A	IMM4
LOADI	RD = IMM8	B	D	IMM8	



*RAM = REGISTRADOR QUE ARMAZENA O PONTEIRO PARA O ENDEREÇO DE MEMÓRIA
IMM4 = VALOR A SER SOMADO 4 BITS
IMM8 = VALOR A SER ARMAZENADO 8 BITS

DEMONSTRAÇÃO DA EXECUÇÃO



(01) LOAD [810F] → R1 = 7

(02) STORE [9F01] → D0 = R1

(03) LOAD [820F] → R2 = 8

(04) STORE [9F12] → D7 = R2

(05) ADD [0312] → R3 = R1 + R2

(06) STORE [9F23] → D8 = R3

(07) SUB [1412] → R4 = R1 - R2

(08) STORE [9F34] → D15 = R4

(09) SHL [451F] → R5 = R1 <<

(0A) STORE [9F45] → D255 = R5

(0B) SHR [562F] → R6 = R2 >>

(0C) STORE [9F56] → D14 = R6

(0D) CMP [6721] → R7 = R1 >=< R2

(0E) STORE [9F67] → D4 = R7

(0F) AND [2812] → R8 = R1 && R2

(10) STORE [9F78] → D4 = R8

(11) OR [3912] → R9 = R1 || R2

(12) STORE [9F89] → D0 = R9

(13) LOADI [BAFF] → R10 = FF

(14) STORE [9F9A] → D15 = R10

(15) ADDI [ABAF] → R11 = R10 + F

(16) STORE [9FAB] → D255 = R11


(17) CLR [7BFF] → R11 = 0

(18) STORE [9FBB] → D0 = 0


CONCLUSÕES

- DESENVOLVIMENTO DE UM PROCESSADOR BÁSICO DE 16 BITS COM PALAVRAS DE 16 BITS, COM A CAPACIDADE DE REALIZAR OS OS COMANDOS DE ADIÇÃO, SUBTRAÇÃO, DIVISÃO E MULTIPLICAÇÃO POR DOIS, OR BIT A BIT, AND BIT A BIT, COMPARAÇÃO, ALEM DAS INSTRUÇÕES DE MEMORIA LOAD, STORE, LOADI, ADDI, CLEAR;
- VALIDAÇÃO FEITA ATRAVES DA SINTESE NA FPGA E NA SIMULAÇÃO DE WAVEFORM.


DESENVOLVIMENTO NO
QUARTUS




SIMULAÇÃO EM
GRÁFICO DE ONDAS



FPGA



FUNCIONAMENTO VALIDADO



OBRIGADO PELA ATENÇÃO!!

